| بهينه سازي کد های VHDL برای سنتز |
|
چكيده: ضمن معرفي خلاصه وار مراحلي كه در وسايل سنتز كننده به هنگام اجراي يك پروسه سنتز استفاده مي شود، راهكارهايي براي بهينه نويسي كدهاي سنتز پذير VHDL معرفي مي گردد. البته با توجه به الگوريتم هاي استفاده شده در اين وسايل و محدوديت هاي مورد نظر، توپولژي هاي مختلف از يك بيان رفتاري مدار، ممكن است حاصل شود. در اين مقاله با تأكيد بر بعضي مهارت هاي برنامه نويسي، سعي مي شود از الگوريتم هاي سنتز نتايج بهينه اي بدست آورد.
كلمات كليدي: سنتز، محدوديت هاي طراحي، كد VHDL، بيان رفتاري مدار.
|
